トップ›研究者を探す›３次元LSIにおけるビア接続不良に対するテストと診断に関する研究

３次元LSIにおけるビア接続不良に対するテストと診断に関する研究

KAKEN 科学研究費助成事業データベース で見る
研究課題番号 KAKENHI-PROJECT-25330062
研究種目 基盤研究(C)
研究分野 総合系
情報学
計算基盤
計算機システム
研究機関 愛媛大学
代表研究者 樋上 喜信
研究分担者 高橋 寛
研究期間 開始年月日 2013/4/1
研究期間 終了年度 2015
研究ステータス 完了 (2015/4/1)
配分額（合計） 4,420,000 (直接経費 :3,400,000、間接経費 :1,020,000)
配分額（履歴） 2015年度：1,560,000 (直接経費 :1,200,000、間接経費 :360,000)
2014年度：1,430,000 (直接経費 :1,100,000、間接経費 :330,000)
2013年度：1,430,000 (直接経費 :1,100,000、間接経費 :330,000)
キーワード LSI
故障診断
遅延故障
3次元LSI
LSIのテスト
LSIの故障診断

研究成果

[雑誌論文] Message from the Editor-in-Chief

Y. Higami, S. Wang, H. Takahashi, S. Kobayashi and K. K. Saluja 2016

[学会発表] Diagnosis for Delay Faults in the Presence of Clock Delays Considering Hazards

Y. Higami, S. Wang, H. Takahashi, S. Kobayashi and K. K. Saluja 2015

[学会発表] Diagnosis of Delay Faults Considering Hazards

Y. Higami, S. Wang, H. Takahashi, S. Kobayashi and K. K. Saluja 2015

[図書] Three-Dimensional Integration of Semiconductors

Kazuo　Kondo, Morihiro Kada, Kenji Takahashi　(Editors) 2015

[雑誌論文] Diagnosis of Delay Faults in Multi-Clock SOCs

Y. Higami, H. Takahashi, S. Kobayashi and K. K. Saluja 2014

[学会発表] クロック信号線のブリッジ故障に対する遅延を考慮した故障診断

細川優人，樋上喜信，王森レイ，高橋寛，小林真也 2014

[雑誌論文] Diagnosis of Gate Delay Faults in the Presence of Clock Delay Faults

Y. Higami, H. Takahashi, S. Kobayashi and K. K. Saluja 2014

[学会発表] マルチサイクルテストでの遷移故障に対するテスト生成

藤原翼，樋上喜信，王森レイ，高橋寛，小林真也 2014

[雑誌論文] Generation for Delay Faults on Clock Lines under Launch-on-Capture Test Environment

Yoshinobu Higami, Hiroshi Takahashi, Shin-ya Kobayashi and Kewal K. Saluja 2013

[学会発表] クロック信号線の遅延故障に対する故障診断用テスト生成

江口拓弥，樋上喜信，高橋寛，小林真也