トップ研究者を探すメモリ型再構成エッジデバイスにおける高信頼性知的処理機能の設計法に関する研究

メモリ型再構成エッジデバイスにおける高信頼性知的処理機能の設計法に関する研究

KAKEN 科学研究費助成事業データベース で見る
研究課題番号 KAKENHI-PROJECT-22K11955
研究種目 基盤研究(C)
研究分野
研究機関 愛媛大学
代表研究者 王 森レイ
研究分担者 樋上 喜信
研究分担者 高橋 寛
研究期間 開始年月日 2022/4/1
研究期間 終了年度 2024
研究ステータス 完了 (2024/4/1)
配分額(合計) 3,640,000 (直接経費 :2,800,000、間接経費 :840,000)
配分額(履歴) 2024年度:1,170,000 (直接経費 :900,000、間接経費 :270,000)
2023年度:1,040,000 (直接経費 :800,000、間接経費 :240,000)
2022年度:1,430,000 (直接経費 :1,100,000、間接経費 :330,000)
キーワード 深層学習
バイナリニューラル
メモリズム論理再構成デバイス
バイナリーニューラルネットワーク
バウンダリスキャン
セキュリティ
テスト容易化
時空間グラフ畳み込みニューラルネットワーク
AI(人工知能)
MRP
ニューラルネットワーク(NN)
シストリックアレイ
深層強化学習
集積回路回路
シストリックアーキテクチャ
メモリ
ディペンダブルコンピューティング
テスト

研究成果

[学会発表] SASL-JTAG+: An Enhanced Lightweight and Secure JTAG Authentication Mechanism for IoT Systems with Diverse Devices

Hisashi Okamoto, Shaoqi Wei, Senling Wang, Hiroshi Kai, Hiroshi Takahashi, Yoshinobu Higami, Akihiro Shimizu, Tianming Ni, Xiaoqing Wen 2025

[学会発表] 深層強化学習を用いたテストポイント挿入法に対する特徴解析

佐々木翔也, 井手秋孝, 王 森レイ, 甲斐 博, 高橋 寛 2025

[雑誌論文] Binary Splitting Test Generation for a Pattern Matching Accelerator with In-Memory-Processing Architecture

Ryusuke Yamamoto, Tatsuya Nishikawa, Keisuke Kamita, Senling Wang, Shuichi Kameyama, Hiroshi Takahashi, Hiroshi Kai, Katsumi Inoue 2025

[雑誌論文] 深層強化学習を用いたテストポイント挿入法に対する特徴解析

佐々木翔也, 井手秋孝, 王 森レイ, 甲斐 博, 高橋 寛 2025

[学会発表] Binary Splitting Test Generation for a Pattern Matching Accelerator with In-Memory-Processing Architecture

Ryusuke Yamamoto, Tatsuya Nishikawa, Keisuke Kamita, Senling Wang, Shuichi Kameyama, Hiroshi Takahashi, Hiroshi Kai, Katsumi Inoue 2025

[雑誌論文] Testing and Delay-Monitoring for the High Reliability of Memory-Based Programmable Logic Device

ZHOU Xihong、WANG Senling、HIGAMI Yoshinobu、TAKAHASHI Hiroshi 2024

[学会発表] Diagnosis of Double Faults Consisting of a Stuck-at Fault and a Transition Fault

Yoshinobu Higami, Tsutomu Inamoto, Senling Wang, Hiroshi Takahashi, Kewal Saluja 2024

[雑誌論文] Test Point Selection for Multi-Cycle Logic BIST using Multivariate Temporal-Spatial GCNs

Wang Senling、Wei Shaoqi、Okamoto Hisashi、Nishikawa Tatusya、Kai Hiroshi、Higami Yoshinobu、Yotsuyanagi Hiroyuki、Ma Ruijun、Ni Tianming、Takahashi Hiroshi、Wen Xiaoqing 2024

[学会発表] A Lightweight and Secure One-time RFID Authentication Protocol based on SAS-L2

Kengo Shimizu, Senling Wang, Hiroshi Kai, Hiroshi Takahashi, Akihiro Shimizu 2024

[雑誌論文] 大規模集合演算プロセッサ(SOP)の FPGA 実装と高速化

西川竜矢, 山本隆介, 王森レイ, 亀山修一, 甲斐博, 高橋寛, 井上克己 2024

[雑誌論文] SASL-JTAG+: An Enhanced Lightweight and Secure JTAG Authentication Mechanism for IoT Systems with Diverse Devices

Hisashi Okamoto, Shaoqi Wei, Senling Wang, Hiroshi Kai, Hiroshi Takahashi, Yoshinobu Higami, Akihiro Shimizu, Tianming Ni, Xiaoqing Wen 2024

[学会発表] Deep-BMNN: Implementing Sparse Binary Neural Networks in Memory-Based Reconfigurable Processor (MRP)

Kenta Sasagawa, Senling Wang, Tetsuya Nishikawa, Hiroshi Kai, Yoshinobu Higami, Hiroshi Takahashi, Hiroyuki Yotsuyanagi, Tianming Ni, Xiaoqing Wen 2024

[学会発表] 大規模集合演算プロセッサ(SOP)のFPGA実装と高速化

西川竜矢, 山本隆介, 王森レイ, 亀山修一, 甲斐博, 高橋寛, 井上克己 2024

[学会発表] Test Point Selection for Multi-Cycle Logic BIST using Multivariate Temporal-Spatial GCNs

Senling Wang, Shaoqi Wei, Hisashi Okamoto, Tatusya Nishikawa, Hiroshi Kai, Yoshinobu Higami, Hiroyuki Yotsuyanagi, Ruijun Ma, Tianming Ni, Hiroshi Takahashi 2024

[雑誌論文] A Lightweight and Secure One-Time RFID Authentication Protocol Based on SAS-L2

Shimizu Kengo、Wang Senling、Kai Hiroshi、Takahashi Hiroshi、Shimizu Akihiro 2024

[雑誌論文] Deep-BMNN: Implementing Sparse Binary Neural Networks in Memory-Based Reconfigurable Processor (MRP)

Sasagawa Kenta、Wang Senling、Nishikawa Tetsuya、Kai Hiroshi、Higami Yoshinobu、Takahashi Hiroshi、Yotsuyanagi Hiroyuki、Ni Tianming、Wen Xiaoqing 2024

[雑誌論文] Diagnosis of Double Faults Consisting of a Stuck-at Fault and a Transition Fault

Higami Yoshinobu、Inamoto Tsutomu、Wang Senling、Takahashi Hiroshi、Saluja Kewal K. 2024

[学会発表] ホログラムQR コードの拡張

森 創太, 王森レイ, 甲斐 博, 高橋 寛, 森井 昌克 2024

[学会発表] 形式的検証を用いたSAS-L の安全性に関する研究

中村凌也, 清水健吾, 岡本悠, 王森レイ, 甲斐博, 高橋寛, 清水明宏 2024

[雑誌論文] Improving of Fault Diagnosis Ability by Test Point Insertion and Output Compaction

Higami Yoshinobu、Inamoto Tsutomu、Wang Senling、Takahashi Hiroshi、Saluja Kewal K. 2023

[雑誌論文] 深層強化学習によるマルチサイクルBIST向けテストポイント選定法

塩谷晃平, 西川竜矢, 魏 少奇, 王 森レイ, 甲斐 博, 樋上喜信, 高橋 寛 2023

[雑誌論文] SASL-JTAG: A Light-Weight Dependable JTAG

Wang Senling、Wei Shaoqi、Ma Jun、Kai Hiroshi、Higami Yoshinobu、Takahashi Hiroshi、Shimizu Akihiro、Wen Xiaoqing、Ni Tianming 2023

[雑誌論文] Test Point Selection Using Deep Graph Convolutional Networks and Advantage Actor Critic (A2C) Reinforcement Learning

Wei Shaoqi、Shiotani Kohei、Wang Senling、Kai Hiroshi、Higami Yoshinobu、Takahashi Hiroshi、Wang Gang 2023

[雑誌論文] メモリ型論理再構成装置におけるニューラルネットワークの実装について

笹川健太, 西川竜矢, 周 細紅, 王 森レイ, 甲斐 博, 高橋 寛 2023

[雑誌論文] メモリズムパターンマッチングアクセラレータのFPGA実装と性能評価

本田志遠, 西川竜矢, 周 細紅, 王 森レイ, 甲斐 博, 樋上喜信, 高橋 寛, 井上克己 2023

[学会発表] グラフ構造強化学習を用いたテスト検査点選定法

塩谷 晃平, 魏少奇, 王 森レイ, 甲斐 博, 高橋 寛 2022

[雑誌論文] Test Point Insertion for Multi-Cycle Power-On Self-Test

Wang Senling、Zhou Xihong、Higami Yoshinobu、Takahashi Hiroshi、Iwata Hiroyuki、Maeda Yoichi、Matsushima Jun 2022

[学会発表] ワンタイムパスワードによるJTAG アクセス認証アーキテクチャのFPGA 実装と機能検証

馬 竣, 岡本 悠, 魏 少奇, 王 森レイ, 甲斐 博, 高橋 寛, 清水 明宏 2022

[雑誌論文] ディープニューラルネットワークを利用したシステムに対する高効率な検証法

白石忠明 , 高橋寛, WANG Senling 2022

[学会発表] マルチサイクルテストによるテストパターン削減

中野 潤平, 王森レイ, 甲斐 博, 樋上喜信, 高橋 寛 2022

[学会発表] エッジデバイスにおける SAS 認証回路の設計と実装

岡本 悠, 王 森レイ, 甲斐 博, 高橋, 寛, 清水 明宏 2022

[雑誌論文] グラフニューラルネットワークと深層強化学習による論理回路のテストポイント選択法

魏 少奇 , 塩谷晃平 , 王 森レイ , 甲斐 博 , 樋上喜信 , 高橋 寛 2022

[雑誌論文] 軽量なワンタイムパスワード認証方式を用いたJTAGアクセス機構のFPGA実装と面積評価

岡本 悠 , 馬 竣 , 王 森レイ , 甲斐 博 , 高橋 寛 , 清水明宏 2022

[学会発表] ローエンドエッジデバイスにおける SAS 認証方式の処理時間の評価

荻田 高史郎, 清水 健吾, 中西 佳菜子, 甲斐 博, 王 森レイ, 高橋 寛, 清水 明宏 2022

[雑誌論文] 3次元VLSIの故障検査法に関するサーベイ

王 森レイ、高橋 寛 2014